ログイン
言語:

WEKO3

  • トップ
  • ランキング
To
lat lon distance
To

Field does not validate



インデックスリンク

インデックスツリー

メールアドレスを入力してください。

WEKO

One fine body…

WEKO

One fine body…

アイテム

  1. 紀要
  2. 東京都立産業技術高等専門学校研究紀要
  3. 7

論理回路シミュレーションによるCMOS符号誤り率測定回路の基本検討

https://metro-cit.repo.nii.ac.jp/records/151
https://metro-cit.repo.nii.ac.jp/records/151
9830848a-a026-4284-8053-a3cfee5df61c
名前 / ファイル ライセンス アクション
KJ00008928199.pdf KJ00008928199 (615.0 kB)
license.icon
Item type 紀要論文(ELS) / Departmental Bulletin Paper(1)
公開日 2013-03-01
タイトル
タイトル 論理回路シミュレーションによるCMOS符号誤り率測定回路の基本検討
言語 ja
タイトル
タイトル Basic Examination for CMOS Bit Error Rate Detection Circuits though the Logical Circuit Simulations
言語 en
言語
言語 jpn
キーワード
言語 en
主題Scheme Other
主題 PRBS
キーワード
言語 en
主題Scheme Other
主題 Synchronization
キーワード
言語 en
主題Scheme Other
主題 Error count
キーワード
言語 en
主題Scheme Other
主題 Out-synchronization
キーワード
言語 en
主題Scheme Other
主題 CMOS
資源タイプ
資源タイプ識別子 http://purl.org/coar/resource_type/c_6501
資源タイプ departmental bulletin paper
ページ属性
内容記述タイプ Other
内容記述 P(論文)
言語 ja
著者名(日) 大川, 典男

× 大川, 典男

ja 大川, 典男

ja-Kana オオカワ, ノリオ

en Ohkawa, Norio


Search repository
大島, 慶太

× 大島, 慶太

ja 大島, 慶太

ja-Kana オオシマ, ケイタ

en Ooshima, Keita


Search repository
芹澤, 和明

× 芹澤, 和明

ja 芹澤, 和明

ja-Kana セリザワ, カズアキ

en Serizawa, Kazuaki


Search repository
著者所属(日)
ja
東京都立産業技術高等専門学校ものづくり工学科電子情報工学コース
著者所属(日)
ja
東京都立産業技術高等専門学校
著者所属(日)
ja
東京都立産業技術高等専門学校
抄録(英)
内容記述タイプ Other
内容記述 Bit error rate detection (ED) circuits which are installed in the receiver side, are employed to evaluate transmissionproperties of the optical communication systems. Although very expensive, these measuring circuits have been usedcompound semiconductor devices as GaAsMESFETs to get high-speed operation. This time, the examination circuitsof the ED circuits are applied to economic CMOSFETs, which have lower power consumption and expected to havehigh-speed operation by shortening those channel length. The basic functions of the ED circuits which includesynchronization, error counting, and monitoring control of out-synchronization are investigated through the logicalcircuit simulations on PSPICE. The operations of the ED circuits employed CMOSFETs are confirmed through thelogical circuit simulations.
言語 en
書誌情報 ja : 東京都立産業技術高等専門学校研究紀要
en : Research reports of Tokyo Metropolitan College of Industrial Technology

巻 7, p. 77-81, 発行日 2013-03
出版者
出版者 東京都立産業技術高等専門学校
言語 ja
ISSN
収録物識別子タイプ PISSN
収録物識別子 18831990
書誌レコードID
収録物識別子タイプ NCID
収録物識別子 AA12210629
戻る
0
views
See details
Views

Versions

Ver.1 2023-05-15 11:22:31.559897
Show All versions

Share

Mendeley Twitter Facebook Print Addthis

Cite as

エクスポート

OAI-PMH
  • OAI-PMH JPCOAR 2.0
  • OAI-PMH JPCOAR 1.0
  • OAI-PMH DublinCore
  • OAI-PMH DDI
Other Formats
  • JSON
  • BIBTEX

Confirm


Powered by WEKO3


Powered by WEKO3