識別再生回路の応答速度・消費電力・識別不確定幅に関する性能評価

Performance Evaluation about Response, Power Consumption and Decision Ambiguity for Regenerative Circuits

大川 典男 小林 遥希 2 大島 慶太 3

Norio Ohkawa Haruki Kobayashi Keita Ooshima

Abstract :

The regenerative circuits which are composed of D-FFs and applied to digital receivers, have functions to judge mark or space and then to regenerate the deteriorated input signals. Usually, performance evaluation of digital circuits is used the PD product or the ED product. However, it is not enough to evaluate demand performance from digital receivers to regenerative circuits. Performance index named DPI was proposed to evaluate unitarily about response, power consumption and decision ambiguity in regenerative circuits.

The performance difference between the master slave type D-FF and the edge trigger type D-FF was clarified and showed effectiveness of the regenerative circuit evaluation employing DPI.

Keywords :

Performance index, Regenerative circuit, Low-power consumption, Decision ambiguity

1. まえがき

近年の爆発的な情報流通量を支えるインフラ基盤である 光通信システムでは、波長多重伝送において光ファイバ1 本当たり 100 波長程度のシステムが商用化されており、 1000 波長の伝送実験にも成功している[1]。大容量化を達 成するもうひとつの主要な技術である光位相制御による多 値変調技術を適用したディジタルコヒーレント伝送では、 1シンボル当たり2ビットのQPSK伝送が商用化されており、 10 ビットのQAM伝送実験[2]にも成功している。波長多重 技術と多値変調技術を組み合わせることにより、これらの 技術を適用しない場合と比較して、光ファイバ1本当たり の波長多重数と1シンボル当たりのビット数の積に相当す る伝送容量増大が見込まれる。しかし、同時にこの積に相 当する数の送受信器対が必要となる。このため、伝送容量 増大とともに、光送受信器の低消費電力化が重要な課題と なってきている。

ディジタル受信器は一般的に 3R 機能(等化増幅、タイ ミング抽出、識別再生)を有している。アナログ回路であ る等化増幅回路では、帯域、利得、消費電力を一元的に評 価する性能指標 API を提案し[3]、様々な増幅回路の性能 評価を行っている。これに対し、識別再生回路は雑音や波 形歪が付加された信号の符号を判定し再生する機能を持ち、 D-FF などのディジタル回路で構成されている。ディジタル 回路の性能評価には、高速化及び低消費電力化を一元的に 評価する性能指標として、PD 積(消費電力とゲート遅延時 間の積)や ED 積(PD 積とゲート遅延時間の積)などの性 能指標がある[4]。しかし、これらの性能指標では一般的 なディジタル回路単体としての評価は可能であるが、ディ ジタル受信器全体から見た識別再生回路への要求性能を評 価するには十分ではない。例えば、識別再生回路への入力 信号電圧振幅が低減できれば、前置される等化増幅回路の 利得が低減でき、受信器全体の低消費電力化につながる。

消費電力と遅延時間あるいはその逆数で示される応答速 度にさらに、識別再生回路の前段の等化増幅回路の要求利 得の指標となる、規定の符号誤り率以下で動作可能な入力 電圧振幅である識別不確定幅を特性パラメータに加えた性 能指標 DPIを考案した。DPIを用いて代表的な D-FF である マスタースレーブ(MS)型とエッジトリガ(ET)型の性能 評価を回路シミュレーション上で実施し、DPI による性能 評価の有効性を明らかにした。

2. 性能指標の概要

識別再生回路の特性パラメータである識別不確定幅、消 費電力、遅延時間あるいはその逆数である応答速度を一元 的に評価する性能指標を考案するため、最初に各特性パラ メータの定義と評価方法について述べ、次に性能指標の定 義について述べる。

2.1 識別不確定幅の定義と評価方法

識別不確定幅は、識別再生回路として用いられる D-FF のクロック入力に規定電圧振幅のクロック信号を入力し、 データ入力への入力信号の電圧振幅を減少させていき、D-FF 出力の符号誤り率(BER)が規定値として 10⁻⁴ 以下となる 最小のデータ入力電圧振幅値であると定義した。これは現

¹東京都立産業技術高等専門学校ものづくり工学科電子情報工学コース

²東京都立産業技術高等専門学校創造工学専攻電気電子工 学コース 在学

³株式会社関電工

在の基幹伝送システムが前方誤り訂正(FEC)を前提とし、 FEC への入力前の BER が 10^{-4} 以下であれば標準的な FEC で あるリード・ソロモン RS (255、239)においても FEC 出力後 の BER を基幹伝送システムの要求特性である 10^{-12} 以下に することが可能となるためである。

図1に識別不確定幅を求めるための評価系を示す。この 評価系では、周波数2.5 [kHz]の PRBS 発生部からのテスト パターン出力を π 型不平衡アッテネータ内部の抵抗値を変 えて可変減衰させることにより、D-FF へのデータ入力信号 の電圧を調整した。減衰させた入力信号には常温での熱雑 音に相当するノイズを重畳した。誤判定を防ぐため、40 [μ s] 遅延させた5 [kHz] のクロック信号を D-FF に入力 し、回路シミュレーションにより全体として 10,000 クロ ック分の疑似ランダム信号 (PRBS)の識別再生を行った。 識別再生後の D-FF の出力信号と PRBS 発生部からのテスト パターンを誤り検出部 (EX-OR) でパルス比較することに より、符号誤りを検出し BER を求めた。BER が 10⁻⁴以下を 確保した上で D-FF への入力信号電圧振幅が最小となる値 より識別不確定幅を求めた。



図1. 識別不確定幅の評価系

テストパターン発生には回路シミュレータの収束性を考 慮して図2に示す4段のPRBSを用いた。PRBS発生回路は、 D-FFを縦続接続して構成したシフトレジスタとEX-ORを組 み合わせることで最大長周期系列を発生する符号器として 実現できるが[5]、回路シミュレータのライブラリでは D-FF はデジタル信号として出力されるので、DA コンバータ を介し、電圧振幅を可変とすることが可能なアナログ信号 に変換し、識別不確定幅を求めるための過渡解析が実施で きるようにした。



図 2. PRBS 発生部 (アナログ出力)の構成

熱雑音を発生するノイズ源は図 3 に示すように 9 段の PRBS 発生回路、DA コンバータ、ローパスフィルタ(LPF)、 電圧制御発振器で構成した。PRBS 発生回路のディジタル出 力を DA コンバータでアナログ出力に変換し、LPF で想定帯 域を規定することにより、帯域内でほぼ平坦な雑音源とし て扱うことが可能である。電圧制御発振器では雑音の実効 値を可変とすることができ、常温で熱雑音に相当する雑音 量 (0.29 [μ V]@50 [Ω])を発生させた。



図 3. 熱雑音発生用の雑音源の構成

回路シミュレーションを実施するに当たり、識別再生回路として用いた D-FF において、データ入力信号が入力されるフロンントエンドの NAND ゲートでは識別不確定幅が最小となるように NAND ゲート内の DC バイアス電源電圧の調整を行った。この調整において必要となる誤りパルス極 性判定部の構成を図 4 に示す。誤りパルス極性判定部は、 誤り検出部(EX-OR)から出力される符号誤りが符号"0"を 符号"1"と誤ったものなのか、符号"1"を符号"0"と 誤ったものなのかを判定する機能を持つ。PRBS 発生部から のテストパターンと誤り検出部出力との AND をとることに より、符号"1"を符号"0"と誤った場合は High レベル のパルスが AND 出力から出力される。また、AND 出力と誤 り検出部出力の EX-OR をとることにより、符号"0"を符 号"1"と誤った場合は High レベルのパルスが EX-OR 出力 から出力される。

識別再生回路として用いた D-FF において、データ入力 部の NAND ゲートの閾値を、誤りパルス極性判定部の AND 出力及び EX-OR 出力の誤りパルス数を均等とすることで識 別不確定幅が最小となるように調整し、NAND ゲート内の最 適 DC バイアス電源電圧を決定した。



図4. 誤りパルス極性判定部の構成

2.2 消費電力の評価方法

消費電力は、D-FF を構成する NAND ゲートの消費電力と MS 型及び ET 型の D-FF に使用される NAND ゲート数との積 を識別再生回路全体の消費電力とした。なお、今回検討し た MS 型 D-FF 及び ET 型 D-FF は、全て NAND ゲートのみで 構成されている。NAND ゲートは CMOS 構成となっているた め、動作周波数に相当する方形波入力時に電圧源で消費さ れる電力の平均値を NAND ゲートの消費電力とした。

2.3 遅延時間の定義と評価方法

2.3.1 動作遅延時間

動作遅延時間は、図 5 のように識別再生回路として用いた D-FF にデータ信号を入力したときの出力信号が 10%から 90% まで立ち上がる時間と、90%から 10%まで立ち下がる時間の平均時間と定義した。過渡解析による D-FF の出力波形より動作遅延時間を求めることができる。



2.3.2 伝搬遅延時間

伝搬遅延時間は、図 6 のように D-FF へのデータ入力信 号電圧が 50%に変化した時間から D-FF の出力信号電圧が 50%に変化するまでの立ち上がり時間と、立ち下がり時間 の平均時間と定義した。過渡解析による D-FF の出力波形 より伝搬遅延時間を求めることができる。



2.3.3 クロック応答周期

クロック応答周期は、D-FFのデータ入力及びクロック入 力に規定の信号電圧振幅を入れ、クロック信号の周期を短 くした時、D-FFが規定のBER以下で動作する限界値をクロ ック応答恵度となる。クロック応答周期の逆数がクロ ック応答速度となる。クロック応答周期はBERというデジ タル回路の最終的な評価から求めているため、識別再生回 路の実際の動作速度を最も直接的に表していると考えられ る。さらにクロック応答周期の求値には、図1に示す識別 不確定幅の求値と同一の評価系が適用できるため、他の遅 延時間の求値法のように新たな評価系を準備する必要がな い。クロック応答周期は逆数であるクロック応答速度とし て用いる事により、2.4 節に示すように、等化増幅回路の 性能指標である API と同一の次元 [(dB・Hz)/W] [3]とす ることができ、識別再生回路だけでなく受信器全体として の一元的な評価に繋げることができる。これらを考慮して 識別再生回路の性能指標 DPI を次のように定義した。

2.4 性能指標 DPI の定義

識別再生回路の性能指標 DPI (Decision circuit Performance Index) を、式(1)のように定義した。

$$DPI = \frac{20 \cdot \log(V_{DD}/X) \cdot F}{W} \quad [(dB \cdot Hz)/W] \cdot \cdot (1)$$

ここで、Xは識別不確定幅 [V]、Wは消費電力 [W]、Fは クロック応答速度 [Hz]である。識別不確定幅を(V_{00} / λ)と することにより最大出力電圧である電源電圧 V_{00} [V]に対 する入力電圧振幅の余裕度を表すことができる。さらに、 20・log (V_{00} / λ)とすることによりこれをデシベル表示と した。これは、等化増幅回路の性能指標として API [3]を 提案しており、API の特性パラメータである利得がデシベ ル表示となっているため、それとの接続性を考慮したため である。入力電圧振幅余裕度と応答速度、消費電力の特性 パラメータを一元的に評価したものが DPI となる。DPI が 大きいほど識別再生回路の性能が優れていることを表す。

3. 識別再生回路の構成

3.1 CMOS-NAND ゲートの構成

SIMetrix などの回路シミュレータに標準ライブラリとし て用意されている NAND ゲートは論理シミュレーション用 であり、遅延時間を求めるために必要なアナログ的な応答 波形を表示させる過渡解析に使用することができない。過 渡解析で使用できる CMOS-NAND ゲートを構成するため、図 7 のように nMOSFET 及び pMOSFET の 4 つの MOSFET により CMOS-NAND ゲートを構成した。



図 7. CMOS-NAND ゲートの構成

nMOSFET には SPICEII をベースとした汎用回路シミュレ ータである PSPICE の標準ライブラリにあるトランジスタ モデルのうち、最も周波数特性の良い 2SK318 を使用し、 pMOSFET にはライブラリ内にあり、2SK318 とゲート電圧は 異なるがほぼ同じ静特性曲線を持つ 2SJ102 を用いて CMOS を構成した。DC バイアス電源として、標準の NAND ゲート には電源電圧の半分である 2.5 [V]を印加した。D-FF のデ ータ入力部の NAND ゲートでは識別不確定幅が最小となる ように pMOSFET 及び nMOSFET の DC バイアス電源電圧の最 適化を行った。また、結合コンデンサは定常動作までの時 間と出力の安定性を考慮し、1 [μ F]に設定した。これら の CMOS-NAND ゲートのみで D-FF を構成したが、マスター スレーブ (MS) 型 D-FF では 9 個、エッジトリガ (ET) 型 D-FF では 8 個の CMOS-NAND ゲートを使用した。

3.2 マスタースレーブ型 D-FF の構成

CMOS-NAND ゲートを9個用い、MS型 D-FF を図8のよう に構成した。データ入力部のNAND ゲートのみ、nMOSFET及 び pMOSFET の DC バイアス電源電圧を最適化した NAND ゲー トを用いた。この MS型 D-FF について、DPI による性能評 価を行った。



図 8. マスタースレーブ (MS)型 D-FF の構成

3.3 エッジトリガ型 D-FF の構成

CMOS-NAND ゲートを 8 個用い、図 9 のように構成した。 MS 型と同様にデータ入力部の NAND ゲートのみ、pMOSFET 及び nMOSFET の DC バイアス電源電圧を最適化した NAND ゲ ートを用いた。この ET 型 D-FF について、DPI による性能 評価を行った。





4. 識別再生回路の性能評価

MS 型 D-FF 及び ET 型 D-FF について、性能指標 DPI を用 いた性能評価を行うため、回路シミュレータとして収束性 に優れた SPICEIII をベースとし、PSPICE のトランジスタ モデルも利用できる SIMetrix を用いた。

4.1 識別不確定幅に関する回路シミュレーション結果

識別不確定幅は図1に示す識別不確定幅の評価系を両タ イプのD-FFに適用し、4段PRBS信号の電圧を減少させて データ入力したときの誤りパルス数を計測し、BERが10⁻⁴ 以下となる最小のデータ入力電圧振幅を求めた。識別不確 定幅の評価系によるMS型D-FFの回路シミュレーション結 果を図10に示す。

MS型 D-FF では、145 [mV]以上のデータ入力電圧振幅で は、回路シミュレーション開始直後は NAND ゲートの過渡 動作により符号誤りが発生しているが、過渡解析時間が経 ち、定常動作に近づくにつれて、符号誤りが発生せず、 BER が 10⁻⁴ 以下となることを確認した。一方、144 [mV]以 下のデータ入力電圧振幅では過渡解析時間が経っても符号 誤りが発生し続け、BER が 10⁻⁴ 以上であることを確認した。 これより、MS型 D-FF の識別不確定幅を 145 [mV]とした。



図 10. MS 型 D-FF の識別不確定幅の求値

同一の識別不確定幅の評価系による ET 型 D-FF の回路シ ミュレーション結果を図 11 に示す。ET 型 D-FF では、MS 型 D-FF と同様に 730 [mV]以上のデータ入力電圧振幅では 過渡解析時間が経ち、定常動作に近づくと符号誤りが発生 せず、BER が 10⁻⁴ 以下となることを確認した。一方、729 [mV]以下のデータ入力電圧振幅では過渡解析時間が経って も符号誤りが発生し続け、BER が 10⁻⁴ 以上となることを確 認し、ET 型 D-FF の識別不確定幅を 730 [mV]とした。



図 11. ET 型 D-FF の識別不確定幅の求値

これらの回路シミュレーション結果より、識別不確定幅 について MS 型 D-FF に比べ ET 型 D-FF の方が 5 倍ほど大き な値となった。MS 型 D-FF に比べ ET 型 D-FF の識別不確定 幅が大きくなった理由として、図 12 に示すように、D-FF のデータ入力部の NAND ゲートはデータ入力電圧振幅が小 さくなると完全なディジタル動作となっておらずアナログ 的に動作しており、ET型D-FFのデータ入力部のNANDゲー トにおいて、もう一方の入力にはデータ入力信号とクロッ ク信号より生成され、歪を含んだ内部信号であるため、デ ータ入力電圧振幅を減少させると、このNANDゲートの出 力波形が比較的歪みやすいためと考えられる。それに対し て、MS型D-FFではデータ入力部のNANDゲートのもう一方 の入力には、電圧振幅が十分大きく波形の整ったクロック 信号が入力されるため、MS型D-FFの方がこのNANDゲート の出力波形が比較的歪みにくいためと考えられる。



図 12. D-FF の信号入力部の NAND ゲート入力

4.2 消費電力に関する回路シミュレーション結果

NAND ゲートは CMOS 構成となっているため、過渡解析よ り、動作周波数に相当する方形波入力時に電圧源で消費さ れる電力の平均値を NAND ゲートの消費電力とした。なお、 電源投入時に相当する回路シミュレーション開始直後の NAND ゲートの過渡動作を避けるため、定常状態となる過渡 解析時間以降において NAND ゲートの消費電力を求めた結 果、4.14[mW]となった。この値は、識別不確定幅が最小と なるように pMOSFET 及び nMOSFET の DC バイアス電源電圧 の最適化を行った NAND ゲートについても同等であった。 これより、MS型 D-FF の消費電力は、NAND ゲートを9 個使 用しているため、37.3[mW]、ET 型 D-FF の消費電力は NAND ゲートを8 個使用しているため、33.1[mW]となった。

4.3 遅延時間に関する回路シミュレーション結果

MS型 D-FF のクロック応答周期の回路シミュレーション 結果を図 13 に示す。クロック応答周期が 370 [ns]の場合 は回路シミュレーション開始からしばらくは NAND ゲート の過渡特性により符号誤りが発生しているが、D-FF の出力 信号レベルが安定すると符号誤りが発生せず、BER が 10⁻⁴ 以下となることを確認した。

一方、クロック応答周期が 357 [ns]の場合は,D-FF の出 力信号レベルが安定しても符号誤りが発生し続け、BER が 10⁻⁴以上となることを確認した。このことから、MS型 D-FF のクロック応答周期を 370 [ns]とした。

ET型 D-FF のクロック応答周期の回路シミュレーション 結果を図 14 に示す。ET型 D-FF では、クロック応答周期が 294 [ns]の場合は、MS型 D-FF と同様に回路シミュレー





ション開始からしばらくは符号誤りが発生しているが D-FF の出力信号が安定すると符号誤りが発生せず、BER が 10⁻⁴ 以下となっていることを確認した。

ー方、クロック応答周期が 286 [ns]の場合は D-FF の出 力信号レベルが安定しても符号誤りが発生し続け、BER が 10⁻⁴以上となることを確認した。このことから、ET 型 D-FF のクロック応答周期を 294 [ns]とした。これより、ET 型 D-FF のクロック応答周期は、MS 型に対し、0.795 倍となっ た。

今回は DPI の定義にクロック応答周期の逆数であるクロ ック応答速度を採用したが、他の遅延時間に関しても、MS 型 D-FF と ET 型 D-FF との比較を行った。

動作遅延時間については、図 15 に示すように過渡解析 から MS 型 D-FF の出力波形の立ち上がり時間は 47.3[ns]、 立ち下がり時間は 69.5[ns]であり、MS 型 D-FF の動作遅延 時間は定義より 58.4[ns]となった。



図 15. MS型 D-FF の動作遅延時間の求値

同様に、図 16 に示すように、ET 型 D-FF の出力波形の立 ち上がり時間は 56.2[ns]、立ち下がり時間は 68.1[ns]で あり、ET 型 D-FF の動作遅延時間は定義より 62.15[ns]と



なり、MS型に対し、1.064倍とほぼ同程度となった。 伝搬遅延時間については、図 17 に示すように過渡解析 から MS型 D-FF の出力波形の立ち上がり時間は 280[ns]、 立ち下がり時間は 244[ns]であり、MS型 D-FF の伝搬遅延 時間は定義より 262[ns]となった。



図 17. MS型 D-FF の伝搬遅延時間の求値

同様に、図 18 に示すように ET 型 D-FF の出力波形の立 ち上がり時間は 114[ns]、立ち下がり時間は 343[ns]であ る。ET 型 D-FF の伝搬遅延時間は定義より 228.5[ns]とな り、この値は MS 型に対し 0.872 倍となり、クロック応答 周期の結果と比較的近い値が得られた。動作遅延時間につ いては再生された出力波形は回路内部の波形整形特性を含 んでおり、必ずしも回路内部の動作速度を反映していない ことが考えられる。



図 18. ET型 D-FF の伝搬遅延時間の求値

以上の回路シミュレーションより求値した、各特性パラ メータとクロック応答周波数を用いて定義された識別再生 回路の性能指標 DPI の値を表1に示す。MS型 D-FF は ET型 D-FF に比べて消費電力は 1.1 倍、クロック応答周波数は 0.79 倍とやや劣るものの、識別不確定幅では、0.20 倍と 大差で優れており、DPI では、4.3 倍大きい値が得られ、 識別再生回路として使用する場合の MS型 D-FF の優位性が 明らかとなった。

表 1. 求値した識別再生回路の各特性パラメータと DPI

	MS 型	ET 型
消費電力 W[mW]	37.26	33.12
識別不確定幅 X [mV]	145	730
動作遅延時間 D_l [ns]	58.4	62.15
伝搬遅延時間 D_2 [ns]	262	228.5
クロック応答周期 <i>D</i> ₃ [ns]	370	294
クロック応答周波数 F [MHz]	2.70	3.40
DPI [dB • MHz/mW]	2.228	0.5145

5. まとめ

ディジタル受信回路を構成する識別再生回路としての性 能を評価するため、遅延時間の逆数である応答速度、消費 電力、識別不確定幅の特性パラメータを一元的に評価する 性能指標 DPI を考案した。遅延時間においては、出力波形 の 10%-90%の立上がり時間、及び 90%-10%の立下り時 間の平均時間で定義した動作遅延時間、入力波形が 50%変 化してから出力波形が 50%変化するまでの立上がり時間、 及び立下り時間の平均時間で定義した伝搬遅延時間、D-FF のデータ入力及びクロック入力に規定の信号電圧振幅を入 れ、クロック信号の周期を短くした時、D-FF が規定の BER (10-4) 以下で動作する限界値で定義したクロック応答周 期について検討した。クロック応答周期は BER と言うデジ タル回路の最終的な評価から求めているため、識別再生回 路の実際の動作速度を最も直接的に表していると考えられ る。さらにクロック応答周期の求値には識別不確定幅の求 値と同一の評価系が適用できるという利点がある。DPI の 定義にはクロック応答周期の逆数であるクロック応答速度 を適用した。

識別再生回路は主として D-FF で構成されている。回路 シミュレーションによりマスタースレーブ (MS)型 D-FF 及 びエッジトリガ (ET)型 D-FF のクロック応答速度、消費電 力、識別不確定幅の特性パラメータを求め、両タイプの D-FF の DPI を算出した。

D-FF のデータ入力部の NAND ゲートの一方にはデータ信 号が入力される。もう一方の入力には MS 型 D-FF は電圧振 幅が十分大きく波形の整ったクロック信号が入力されるの に対し、ET 型 D-FF ではデータ入力信号とクロック信号か ら生成される歪を含んだ内部信号であるため、データ入力 信号電圧振幅を減少させるとこの NAND ゲートの出力波形 が比較的歪みやすくなると考えられ、MS 型 D-FF 方が ET 型 D-FF より識別不確定幅が 0.20 倍と小さい結果が得られた。 これが主要因となり、DPI は MS 型 D-FF の方が ET 型 D-FF と比較して 4.3 倍大きな値が得られ、識別再生回路として 使用する場合の MS 型 D-FF の優位性が明らかとなった。

謝辞

本研究を遂行するに当たり、御協力頂いた株式会社京王 設備サービスの針谷彬氏に感謝致します。

参考文献

- [1] 高良秀彦、大原拓也、山本貴司、山崎悦史、犬塚史一、 高田篤、"マルチキャリア光発生技術および 1000 波長
 WDM 伝送技術"、電子情報通信学会ソサイエティ大会、 通信(2)、BCI-1-2、2008.
- [2] 小泉雄貴,豊田和志,吉田真人,中沢正隆, "1024QAM (60Gbit/s)信号の 150km コヒーレント光伝送",電子情 報通信学会ソサイエティ大会,通信(2),B-10-67,2012.
- [3] 大川典男, "小信号電圧増幅回路の帯域利得特性・消費 電力に関する性能指標、"電子情報通信学会論文誌 Vol. J92-C No. 7、2009.
- [4] 岩田穆, "CMOS 集積回路の基礎, "科学技術出版, 東京, 2003.
- [5] 江藤良純,金子敏信, "誤り訂正符号とその応用,"オーム社,東京,1997.